A unified approach for timing verification and delay fault testing / Mukund Sivaraman and Andrzej J. Strojwas
Tipo de material: TextoIdioma: ENG Editor: Boston : Kluwer Academic, c1998Descripción: xv, 155 páginas : ilustracionesTipo de contenido: texto Tipo de medio: sin medio Tipo de portador: volumenISBN: 0792380797 (papel alcalino)Tema(s): Circuitos integrados digitales -- Diseño y construcción -- Procesamiento de datos | Circuitos integrados digitales -- Pruebas | Localización de fallas eléctricas | Circuitos integrados -- VerificaciónClasificación CDD: 621.39/5/0287 Clasificación LoC:TK7874.65 | S58Tipo de ítem | Biblioteca actual | Colección | Clasificación | Copia número | Estado | Fecha de vencimiento | Código de barras | Reserva de ítems |
---|---|---|---|---|---|---|---|---|
Libros | Libros Libros | Coleccion General | TK7874.65 S58 (Navegar estantería(Abre debajo)) | 1 | Disponible | 108858 | ||
Libros | Libros Libros | Coleccion General | TK7874.65 S58 (Navegar estantería(Abre debajo)) | 1 | Disponible | 108859 |
Total de reservas: 0
Navegando Libros Estantes, Ubicación: Libros, Código de colección: Coleccion General Cerrar el navegador de estanterías (Oculta el navegador de estanterías)
TK7874.65 K37 1996 Digital design principles and computer architecture / | TK7874.65 M55 Formal specification and verification of digital systems / | TK7874.65 S58 A unified approach for timing verification and delay fault testing / | TK7874.65 S58 A unified approach for timing verification and delay fault testing / | TK7874.654 R39 Design of analog CMOS integrated circuits / | TK7874.66 C43 Power optimization and synthesis at behavioral and system levels using formal methods / | TK7874.66 F47 Low-voltage low-power CMOS current conveyors / |
Includes bibliographical references (p. [139]-152) and index.
No hay comentarios en este titulo.